三星5nm EUV工藝關鍵突破：能效提升25％

眼下，台積電和三星都在全力衝刺5nm工藝，這將是7nm之後的又一個重要節點，全面應用EUV極紫外光刻技術，提升效果會非常明顯，所以都受到了高度重視。

現在，三星的5nm取得了重要進展，來自EDA(電子自動化設計)巨頭Cadence、Synopsys的全流程設計工具已經通過了三星5LPE(Low Power Early)工藝的認證，可以幫助芯片廠更快速地開發高效的、可預測的芯片。

本次驗證使用的是ARM Cortex-A57、Cortex-A53芯片，結果完全符合三星新工藝的需求，但是三星未透露更具體的指標，如核心數、頻率、功耗等。

三星5LPE工藝仍然使用傳統FinFET立體晶體管，但加入了新的標準單元架構，並同時使用DUV、EUV光刻技步進掃描系統。

由於繼承了舊工藝的部分指標，使用三星5LPE工藝設計芯片的時候，可以重複使用7LPP IP，同時享受新工藝的提升。

三星7LPP工藝將是其第一次導入EUV，但只有少數光刻層使用，5LPE會擴大使用範圍，效果更加明顯。

按照三星的說法，5LPE工藝相比於7LPP工藝可以帶來25％的邏輯電路能效提升，同時可將功耗降低20％，或者將性能提升10％。