“毋庸置疑，摩爾定律依然有效且狀況良好，它沒有死掉、沒有減緩、也沒有帶病。”在第 31 屆 Hotchips 國際大會上，台積電研發負責人、技術研究副總經理黃漢森（Philip Wong）博士在其專題報告中說道。他甚至在自己的 PPT 中提及，到 2050 年，晶體管的特徵尺寸將到達 0.1nm。
Hotchips 國際大會是每年國際半導體芯片四大國際會議之一，大會主要聚焦於芯片架構、半導體制程以及芯片設計相關的技術。在第 31 屆會議上，AMD、Intel、NVIDIA、IBM、台積電、三星、ARM等公司都在公布了他們的最新進展，展示的都是當前最新技術及未來的發展計劃。但黃漢森的報告無疑是其中最抓人眼球的。
（來源：anandtech）
黃漢森的驚人發言，不禁讓我們想起就在20年前，微電子學家胡正明教授拿著自己製作出來的第一款 45 納米的 FinFET 晶體管，向工業界證明 200nm 以下是能夠存在半導體晶體管的那一幕。
胡正明團隊的 45 納米 FinFET 器件性能優良，甚至打破了大多數人認為 35 納米將是“摩爾定律”盡頭的迷思，並且他大膽預測該器件能將摩爾定律推廣到 20 納米以下。而他的預言也在十幾年後得到了驗證，2011年 Intel 推出了首批商用的 FinFet 處理器。
說起半導體，我們不得不提到“摩爾定律”，這是一個神奇的定律，令無數人追趕，由 Intel 創始人之一戈登·摩爾（Gordon Moore）於 1965 年提出。其主要內容是，在部門面積集成電路上的晶體管數量會以兩年為周期翻一倍。此定律一經提出，立刻成為行業的標杆，也是如今所有半導體人加班加點的原因，大家都為了這個目標而努力。
對此，黃漢森解讀道，摩爾定律的關鍵在於芯片上晶體管的密度，要想放入更多的晶體管，而這也正是提高芯片性能的關鍵。在集成電路上擠入更多的晶體管，最直觀的辦法就是縮小晶體管的尺寸，例如提出新器件的結構設計，經典案例就是胡正明成功研製出的 FinFet，它將半導體器件結構的維度從二維提升到了三維，提升了我們對晶體管通斷性質的控制，也很好地解決了由於尺寸縮小而帶來的漏電流過大的問題。由此，我們的晶體管制程得以從 2002 年的 200 納米工藝進化到到如今的 7 納米工藝，大家似乎都沒有失約。
新材料的出現也能夠幫助我們縮小晶體管的尺寸，例如前幾年很火的二維材料，例如石墨烯、還有以二硫化鉬為代表的二維 TWD 材料等。它們都有著輕薄的特性，更為重要的是存在於它們中的電子遷移率高，簡單說就是電子在它們中跑得很快。對此，黃漢森博士指出，二維材料的種類繁多，特性不一，好的材料我們可以慢慢選，大概有 2000 多種，未來的研究方向就像尋找鎢燈絲一樣。
圖丨傳統晶體管以及 FinFet 結構對比示意圖（來源：anandtech）
除了縮小尺寸，如果能充分利用芯片上的空間，也可以將更多的晶體管擠進芯片。換句話說，優化芯片架構是另一條路。對此，黃漢森搬出了 Moore 定律的原版論文，其中提出了一個觀點——擁有複雜功能的芯片集成。而這個就是當下芯片架構研究和發展的方向，AMD 公司提出的 Chiplets 架構和台積電提出的“CoWoS” 晶圓級封裝系統集成都是沿著這個方向發展的產物。
（來源：anandtech）
最近傳出消息的有著 1.2 兆晶體管的世界最大 AI 芯片以及華為新發布的華為達文西架構“NPU”，它們的架構與之相當類似。
簡單而言，就是將一個或者多個芯片連同必須的記憶體一起，放在一個芯片晶圓中製作出來，如此一來，芯片間以及芯片與存儲之間的互聯就變得更加緊密，一整塊芯片系統的集成度自然就高了。更重要的是，這樣的系統功能更加複雜，而且計算下來實現每一個功能的成本（Cost per function）降低。
（來源：anandtech）
黃漢森認為，這將是未來芯片技術發展的趨勢之一，任何能夠優化芯片架構和芯片封裝的技術都將快速發展，例如能將不同功能的芯片堆疊起來集成在一起的 3D 封裝技術。
這又是一項將半導體芯片從二維層面拓展到三維的技術，就好像我們現在所說的第四代住宅，每層都有公共院落，每戶都有私家庭院，可種花種菜、遛狗養鳥，可將車開到空中家門口，建築外牆長滿植物。一棟住宅就是一個小系統，它將之前分散建立在平地上的眾多建築物集成，形成有複雜功能的新型建築。
說回“0.1nm”，這僅僅是黃漢森專題演講 PPT 中的一張，而他並未明確指出到 2050 年，半導體制程會延續到 0.1nm。
畢竟，黃漢森是搞研發也是搞工程的人，說話做事還是有根據的，他通過介紹台積電最新的芯片技術，試圖證明摩爾定律將繼續延續下去。如今，7nm 的 FinFet 商用芯片早已面世，即將發布的華為麒麟 990 也被爆出採用的是最新的 7nm 工藝。黃漢森十分自信地表示，5nm 也在緊鑼密鼓的研發中，已經投入試生產，而 3nm 則是台積電的下一個目標。
這不禁讓我們想起 20 年前的胡正明，他預言 FinFet 技術能夠將晶體管尺寸縮小至 20nm 以下，結果一語成讖。在其背後，我們看到的是人們追逐科技進步的力量。
-End-
參考：
https://www.anandtech.com/show/14770/hot-chips-31-keynote-day-2-dr-phillip-wong-vp-research-at-tsmc-145pm-pt
坐標：北京·國貿
請隨簡歷附上3篇往期作品（實習生除外）
香港九龍灣馬來街興發大廈15樓D室